타임 딜레이에 의한 노치 필터링
페이지 정보
조회
5,733
본문
기준 샘플로 Withe Noise를 이용했습니다
샘플에 사용된 소스들은 모두 동일 위상이며 동일 레벨로 구성됩니다
(서밍시 레벨 편차를 줄이기 위해 서밍시 -6dB로 세팅되었습니다)
그림 2는 25us의 타임 딜레이를 이용했을때입니다
아나로그에서는 대역폭 60KHz의 3차 LPF를 이용해서 딜레이를 걸었을 상황입니다
오리지널 소스와 필터가 걸린 소스가 병렬로 연결되어 서밍된 상황을 기준으로 노치 필터링이 걸리는 구조를 보여주는 것입니다
그림 3은 100us의 타임 딜레이를 이용했을때입니다
그림 4는 500us의 타임 딜레이를 이용했을때입니다
그림 5는 복합적인 요소의 타임 딜레이를 결합했을 때 나타나는 노치입니다
위 그래프들은 모든 요소에서 실제 클론 채널을 생성하고 더블링을 했을때 나타나는 현상들입니다
DSP에서는 다차원적인 노치를 구성할때 이런 타임 딜레이를 응용을 하곤 합니다
샘플에 사용된 소스들은 모두 동일 위상이며 동일 레벨로 구성됩니다
(서밍시 레벨 편차를 줄이기 위해 서밍시 -6dB로 세팅되었습니다)
그림 2는 25us의 타임 딜레이를 이용했을때입니다
아나로그에서는 대역폭 60KHz의 3차 LPF를 이용해서 딜레이를 걸었을 상황입니다
오리지널 소스와 필터가 걸린 소스가 병렬로 연결되어 서밍된 상황을 기준으로 노치 필터링이 걸리는 구조를 보여주는 것입니다
그림 3은 100us의 타임 딜레이를 이용했을때입니다
그림 4는 500us의 타임 딜레이를 이용했을때입니다
그림 5는 복합적인 요소의 타임 딜레이를 결합했을 때 나타나는 노치입니다
위 그래프들은 모든 요소에서 실제 클론 채널을 생성하고 더블링을 했을때 나타나는 현상들입니다
DSP에서는 다차원적인 노치를 구성할때 이런 타임 딜레이를 응용을 하곤 합니다
관련자료
등록된 댓글이 없습니다.